夜夜夜夜夜国产区,国产精品高清自产拍,麻豆久久久久久久,国产日韩3在线观看

<strike id="uvk21"><style id="uvk21"><code id="uvk21"></code></style></strike>

    1. <legend id="uvk21"></legend>
      APP下載
      機(jī)會(huì)在手,求職信息實(shí)時(shí)掌握
        Alternate Text
        APP下載
        Alternate Text
        微信公眾號(hào)
        Alternate Text
        小程序
      當(dāng)前位置:首頁(yè)> 列表 >職位詳情
      工程中心-軟硬件調(diào)試(FPGA方向)
      1元以上 大連 應(yīng)屆畢業(yè)生 學(xué)歷不限
      • 全勤獎(jiǎng)
      • 節(jié)日福利
      • 不加班
      • 周末雙休
      職位描述
      該職位還未進(jìn)行加V認(rèn)證,請(qǐng)仔細(xì)了解后再進(jìn)行投遞!
      軟硬件調(diào)試:FPGA方向
      技術(shù)要求
      1.熟悉Verilog或VHDL語(yǔ)言、MATLAB語(yǔ)言;
      2.能夠依據(jù)GJB 9433-2018或GB/T 33783-2017標(biāo)準(zhǔn)對(duì)FPGA軟件進(jìn)行測(cè)試,具有FPGA軟硬件及系統(tǒng)測(cè)試項(xiàng)目經(jīng)驗(yàn),具備國(guó)產(chǎn)FPGA測(cè)試經(jīng)驗(yàn)優(yōu)先,能夠進(jìn)行設(shè)計(jì)檢查、功能仿真、時(shí)序仿真、靜態(tài)時(shí)序分析、實(shí)物測(cè)試;
      3.本科以上學(xué)歷,熟悉主流FPGA芯片開(kāi)發(fā)流程及相關(guān)開(kāi)發(fā)調(diào)試軟件,例如Quartus、Vivado、Modelsim等。
      4.熟練掌握Vivado、ISE、Quartus II等常用的EDA 工具,ModelSim和QuestaSim等仿真測(cè)試工具,HDL Designer等規(guī)則檢查工具;
      5.熟練掌握測(cè)試文檔(測(cè)試大綱、測(cè)試說(shuō)明、測(cè)試用例、測(cè)試報(bào)告、問(wèn)題報(bào)告)的編寫(xiě);
      6.深入了解FPGA器件資源及使用方法,了解常用通信等協(xié)議以及校驗(yàn)算法,具備一定的電路基礎(chǔ);
      7.熟悉常用測(cè)試儀器設(shè)備的使用,例如:萬(wàn)用表、示波器、信號(hào)發(fā)生器、邏輯分析儀等;
      8.具有良好的溝通能力,團(tuán)隊(duì)協(xié)作能力,對(duì)待事情認(rèn)真負(fù)責(zé)專注;
      聯(lián)系方式
      注:聯(lián)系我時(shí),請(qǐng)說(shuō)是在福建人才網(wǎng)上看到的。
      工作地點(diǎn)
      地址:大連甘井子區(qū)動(dòng)力院環(huán)境中心 查看地圖
      求職提示:用人單位發(fā)布虛假招聘信息,或以任何名義向求職者收取財(cái)物(如體檢費(fèi)、置裝費(fèi)、押金、服裝費(fèi)、培訓(xùn)費(fèi)、身份證、畢業(yè)證等),均涉嫌違法,請(qǐng)求職者務(wù)必提高警惕。
      top
      投遞簡(jiǎn)歷
      馬上投遞
      更多優(yōu)質(zhì)崗位等你來(lái)挑選   加入本站,發(fā)現(xiàn)更好的自己
      投遞簡(jiǎn)歷
      馬上投遞
      提示
      該職位僅支持官方網(wǎng)站投遞
      關(guān)閉 去投遞
      會(huì)員中心 提示:訂單支付,立即生效
      天數(shù): 0
      共計(jì): 0
      支付方式:
      微信支付
      支付寶支付
      確認(rèn) 取消